Samsung beschleunigt Speicher für KI: von HBM4E zum Sprung ins echte 3D

Der Speicher-Engpass in der KI

Samsung hat seine Strategie vorgestellt, um das zu überwinden, was das Unternehmen die durch KI-Workloads erzeugte „digitale Speichermauer“ nennt. Die Roadmap umfasst Fortschritte sowohl bei High-Bandwidth Memory (HBM) als auch bei NAND-Flash — organisiert um 3D-Architekturen und eine engere Integration mit Beschleunigern.

Der Ausgangspunkt ist klar: Die heutige KI-Infrastruktur ist bereits angespannt, um etwa 100 Tokens pro Sekunde und Nutzer im Jahr 2026 zu tragen. Samsung projiziert, dass diese Zahl bis 2030 1.000 Tokens pro Sekunde und Nutzer erreichen wird. Das ist eine Verzehnfachung in unter fünf Jahren. Speichersysteme müssen sich proportional verändern.

HBM4E und der nahe Horizont

HBM4E ist der Ausgangspunkt von Samsungs Strategie. Es befindet sich bereits im Sampling mit Schlüsselpartnern des Ökosystems. Es nutzt einen 4-Nanometer-Base-Die, vervierfacht die Zahl der Through-Silicon Vias (TSVs) und setzt auf Advanced Packaging mit mehr als 300.000 Microbumps und engeren Abständen zwischen Verbindungen, um Zuverlässigkeit und Thermomanagement zu verbessern.

Samsung schätzt, dass HBM bis 2030 mehr als 50 % der DRAM-Verkäufe ausmachen wird. Der Entwicklungszyklus von HBM hat sich stärker beschleunigt als der jeder anderen Speichertechnologie, laut Leno Park, Vice President für Flash-Lösungen bei Samsung Electronics.

Der Sprung zu HBM5 und echter 3D-Architektur

Der nächste Schritt ist HBM5, das einen 2-Nanometer-Base-Die mit Gate-All-Around-(GAA)-Transistoren nutzen und die Kanalstrecken des Interposers verkürzen wird, um die I/O-Signalisierung zwischen Base-Die und Beschleuniger zu verbessern.

Am bedeutendsten ist jedoch das Konzept, das Samsung zHBM nennt: eine Architektur, die das heutige Side-by-Side-2.5D-Design aufgibt und den KI-Beschleuniger direkt auf dem HBM-Stack platziert — als eine einzige echte 3D-Domänenstruktur. Indem die Distanz verkürzt wird, die Daten zwischen Prozessor und Speicher zurücklegen müssen, verbessert diese Architektur Bandbreite und Energieeffizienz und verringert thermische Einschränkungen.

Samsung behauptet, eine Next-Gen-Schnittstelle mit zHBM könne etwa die achtfache Leistung von HBM5, mehr als die zehnfache Speicherdichte, die dreifache Energieeffizienz und weniger als die Hälfte des thermischen Widerstands liefern. Diese Zahlen erfordern jedoch enge Co-Entwicklung mit Beschleuniger-Partnern.

Jenseits von HBM: die NAND-Strategie

Samsung hat außerdem zNAND-O eingeführt — ein Next-Gen-NAND-Konzept für Edge-KI und andere datenintensive Umgebungen. Aufgebaut auf Samsungs V-NAND-Technologie soll die Architektur Raumeffizienz mit besserer I/O-Leistung, Energieeffizienz und geringerer Latenz verbinden, indem die Distanz verkürzt wird, die Daten zwischen Prozessor und Speicher zurücklegen müssen.

Samsungs zehnte Generation von TLC-V-NAND wird mehr als 400 Schichten und eine laterale Reduktion von 11 % aufweisen, während die Speicherdichte um etwa 58 % gestiegen ist. Laut Park werden KI-Modelle immer größer, und die konventionelle Speicherarchitektur wird nicht mithalten können. „Nach 2029 brauchen wir eine revolutionäre Technologie, um die digitale Speichermauer zu überwinden“, sagte er.

Wo das mit intelligentem Hardware zusammenläuft

Das Problem, das Samsung beschreibt, ist auf jeder Skala real. Nicht nur in Rechenzentren wird Speicher zum Engpass. Wenn Sie Hardware entwerfen, die konversationelle Intelligenz oder schnelle Entscheidungen am Edge braucht, bleibt das Gleichgewicht zwischen dem, was in den Speicher passt, und dem, was über ein Netzwerk Zeit braucht, fundamental.

Die Architektur-Optimierungen, die Samsung beschreibt — Distanzen verkürzen, Integration verbessern, 2.5D zugunsten echter 3D-Architektur verwerfen — sind Prinzipien, die auf jeder Hardware-Ebene gelten, von Rechenzentren bis zu Mikrocontrollern. Der Druck durch KI ist nicht nur quantitativ, er ist strukturell.

Bei bitbitbla arbeiten wir mit derselben Herausforderung auf kleiner Hardware: wie agentische Intelligenz auf Geräten mit begrenzten Ressourcen orchestriert wird. Wenn Platz für einen Mikrocontroller da ist, kann es eine intelligente Stimme geben. Das ist möglich, weil effiziente Architekturen auf jeder Skala zählen. Die Entscheidungen, die Samsung heute darüber trifft, wie Daten zwischen Speicher und Prozessor bewegt werden, sind dieselbe Art von Entscheidungen, die das Design eines Produkts mit konversationellen Fähigkeiten am Edge definieren.

Quelle: EE Times.